コラム水晶発振子セイコーインスツル株式会社

コラム > 電子デバイス > 水晶振動子 > 低ＣＬ発振子

超低消費電力マイコン専用の低CL発振子のご紹介

10. 低CL発振子の周波数感度 ( 2010/01/05 )

　負荷容量が小さくなると、水晶振動子の周波数感度は高くなり、製品基板上での周波数マッチング調整に、より高度なテクニックが要求されます。しかし、チューニングする際の行為は、外部容量C_extを用いてゲート容量Cg(pF)、ドレイン容量Cd(pF）にて調整することに変わりはありません。もし、製品基板上の回路に浮遊容量がなければ、話は非常に簡単で、回路の負荷容量C_Lは外部容量C_ext＝Cg×Cd／（Cg+Cd)に等しく、机上のシミュレーションで事足りる。当然のことながら相互コンダクタンスgmが分かれば発振性能も一瞬にして完結し、何の苦労もなくなります。だが、現実はそんなに甘くはありません。見えざる浮遊容量の総和Csは発振性能に影響を与える存在だからです。残念ながらCsを事前に予測し見積るなど容易なことではございません。

　水晶振動子の周波数は、発振回路の負荷容量C_Lによって変わり、周波数の負荷容量特性を示すFL式を使います。そして、C_Lは回路の外部容量C_extの値と浮遊容量の総和Cs(固有値；基板・IC）で決まります。

また、負荷共振FLはCL＝０pFの時、並列共振周波数ｆa（Anti-resonance freq.)に接近し、C_L＝∞pFの時は直列共振周波数ｆｒ（Resonance freq.)　に等しい。C_L=C₀のときは、F_L＝（ｆa＋ｆr）／２なる並直列共振周波数。
　低C_Lの理論上の限界は振動子の並列容量C₀であり、実際上の限界は浮遊容量Csである。故に、実用上の低CL限界値は、浮遊容量の値で決まり周波数調整を考慮すると、C_L－Cs＞０.５ｐFが妥当であろう。この段階で調整行為（C_ext=C_L-Cs ）が難解とは云えない。難解とは得られた発振性能が果たして妥当か否かジャッジできるかであり遥かに重要です。下図の例で示せばどちらが発振特性に有利かは一目瞭然でしょう。
　しかし、チューニングにて得られる両者の負荷共振F_Lは等しく、浮遊容量の総和Cs（=2.5pF)は予知するに留まる。Csの中身の解明は、低CLの世界を切り開く上で避けては通れぬ課題であり、その解決は高効率化を意味し、直ちに自己消費電流低減に繋がるからです。

　改めて、水晶振動子の周波数感度について定義します。周波数感度S_Lとは、容量１ｐF当りの負荷共振F_L曲線の傾きです。負荷共振F_Lは、負荷容量C_Lが小さくなるにつれて曲線の傾きが急峻になる特性を示します。故に、S_Lは任意のC_Lに対するF_L曲線上の負の勾配に等しい。通例では、C_L=6pFの際は負荷共振周波数をF₆、容量1pF当りの周波数感度をS₆のように表現します。単位は、ppm/pFを使わず、現在では*10^-6/pFで偏差（変化量）を表します。次に周波数偏差D_Lですが、例えばマッチング依頼の際は、公称周波数に対してオフセット許容偏差内で行います。通常は温特を考慮して、D_L＝（F_L-32768)／32768＝0～５×10^-6 を狙います。

　D_Lは、F_L＝ｆｒ×（１＋C₁／（C₀＋C_L））^0.5 の近似F_L＝ｆｒ×（１＋C₁／２（C₀＋C_L)）を用いて表します。即ち、D_L＝（F_L－ｆｒ）／ｆｒ ≒C₁／２（C₀＋C_L）となります。更に、D_LをC_Lで微分すると、S_L＝－C₁／２（C₀＋C_L)² が得られます。これで、主役である周波数偏差D_Lと周波数感度S_Lが出揃いましたので本題に移ります。
　弊社の製品SSP-T7-Fなどを注文する際は、必ず許容偏差±20×10^-6、CL仕様（12.5pF,9pFなど）を指定する必要があります。さて、異なる仕様のC_Lによって音叉振動子（32.768kHz)の何処が変わるのでしょうか。負荷共振F_Lは常に公称周波数にチューニングするので一定であり、C₁,C₀も水晶等価回路定数なのでこれまた一定値です。負荷容量C_L(pF)によって変化するのは、次式の直列共振周波数ｆｒ(Hz)となります。

　仕様例C_L=3pF時の容量１pF当たりの周波数感度S_L（負の勾配）は、C_L=12pFと比べて約１１倍も大きく、γが小さくなると更に高まります。これらの情報のみで判断すれば、時計精度など得られるはずがない。低CLなどはもってのほかだ！と１００人中１００人が口を揃えて捲くし立てるでしょう。しかし、真実は本当にそうでしょうか。詳細（キーワード；浮遊容量）については、次回のコラムで紹介することに致します。

　ここでは、浮遊容量Csについてもう少し考察してみます。
安易に『浮遊容量のバラツキで周波数がズレる』と書かれますと、大きな誤解が生じやすく、実は中身の曖昧さすら気付き難くなるのです。何故なら、容量がバラツキをもてば周波数がズレるのは既成の事実だからです。
　一般にバラツキは、異なる基板AとB間やロット（材質）間での浮遊容量Cs（固有値）の相対偏差を指します。例えば、基板Aでチューニングし、決定した外部容量C_extをそのまま、基板Bへ移植すれば周波数ズレが生じても可笑しくはないと思うのが一般的な見解です。弊社では、同一基板（例えば50枚）の浮遊容量Cs（固有値）に関してバラツキという言葉を適用します。異種基板間の浮遊容量に関しては、固有値のオフセットであると定義し、曖昧さを極力なくす様努めています。発振回路調査の最終目的は、異なる浮遊容量Cs のオフセットを外部Ｃ_ｅｘｔにて再チューニングし、時計精度を高めることです。＜周波数バラツキ；C_ext＋IC・基板＋偏差(±20）＞基板（単体）の信号線上（各部品間接線）に分布する固有な浮遊容量のバラツキが、周波数に及ぼすほど大きいとは考え難い、むしろバラツキよりも分布容量の総和Cs と中身の解明に重点を置いています。
　最後にマイコンのサブ発振回路内部の寄生容量についても、開発サンプル評価（限界５水準品）を実施することで、寄生容量のバラツキを含め発振特性については、十分把握できると考えています。これらの絶妙なバランスが保たれていることによって、低CL発振子は誕生いたしました。

前のコラム<<